M

PATENTS

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of

Shoichiro SATO

Serial No. (unknown)

Filed herwith

SHIFT AND DETECTING CIRCUIT AND FLOATING-POINT CALCULATING CIRCUIT USING THE SAME

CLAIM FOR FOREIGN PRIORITY UNDER 35 U.S.C. 119 AND SUBMISSION OF PRIORITY DOCUMENT

Assistant Commissioner for Patents

Washington, D.C. 20231

Sir:

Attached hereto is a certified copy of applicant's corresponding patent application filed in Japan on 19 December 2000, under No. 2000-385583.

Applicant herewith claims the benefit of the priority filing date of the above-identified application for the above-entitled U.S. application under the provisions of 35 U.S.C. 119.

Respectfully submitted,

YOUNG & THOMPSON

Ву

Benoît Castel

Attorney for Applicant Registration No. 35,041 Customer No. 00466

745 South 23rd Street Arlington, VA 22202

Telephone: 703/521-2297

December 14, 2001

日本国特許庁 JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2000年12月19日

出 願 番 号

Application Number:

特願2000-385583


出 願 人 Applicant(s):

エヌイーシーマイクロシステム株式会社

2001年10月19日

特許庁長官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

01211235

【提出日】

平成12年12月19日

【あて先】

特許庁長官殿

【国際特許分類】

G06F 07/54

【発明者】

【住所又は居所】

神奈川県川崎市中原区小杉町一丁目403番53号 日

本電気アイシーマイコンシステム株式会社内

【氏名】

佐藤 庄一郎

【特許出願人】

【識別番号】

000232036

【氏名又は名称】

日本電気アイシーマイコンシステム株式会社

【代理人】

【識別番号】

100099830

【弁理士】

【氏名又は名称】

西村 征生

【電話番号】

048-825-8201

【手数料の表示】

【予納台帳番号】

038106

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書

【物件名】

図面 1

【物件名】

要約書

【包括委任状番号】 9806580

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 丸め検出回路及び該丸め検出回路がシフト回路に接続されてなる複合回路

【特許請求の範囲】

【請求項1】 浮動小数点演算回路を構成し、シフト対象データをそれぞれ 所定の部分シフト量シフトさせる直列接続された複数段の部分シフト回路を有し 、シフト対象データを、少なくとも1段の前記部分シフト回路によってシフトさ せることによって、入力されたシフト対象データを所定のシフト量シフトさせる シフト回路に接続して用いられ、前記シフト回路によるシフト対象データの下位 方向へのシフト処理による少なくとも1つの1を含むデータのシフトアウトの発 生を検出する丸め検出回路であって、

前記各部分シフト回路による部分シフト処理の結果発生する少なくとも1つの 1を含むデータのシフトアウトを検出して該検出結果を通知するための部分丸め 検出信号を出力する複数段の部分丸め検出回路を備え、

前記各部分丸め検出信号のうち、最終段の前記部分丸め検出回路を除く少なくとも1つの前記部分丸め検出回路から出力された前記部分丸め検出信号は、他の前記部分丸め検出回路を経由しないように構成されていることを特徴とする丸め 検出回路。

【請求項2】 複数の前記部分丸め検出信号が入力され、入力された前記部分丸め検出信号のうち少なくとも1つが、対応する前記部分シフト回路における少なくとも1つの1を含むデータのシフトアウトの発生を示す場合に、最適な丸め処理方法を選択するための丸め処理判定を促すための丸め検出信号を出力する丸め検出信号出力回路を備え、

前記複数の部分丸め検出回路のうちの少なくとも2つの前記部分丸め検出回路 は、前記丸め検出信号出力回路に直接接続していることを特徴とする請求項1記 載の丸め検出回路。

【請求項3】 前記複数の部分丸め検出回路のうち、少なくとも1つの前段側の前記部分丸め検出回路は、後段側の前記部分丸め検出回路を経由して前記丸め検出信号出力回路に接続し、後段側の前記部分丸め検出回路は、前段側の前記

部分丸め検出回路と後段側の前記部分丸め検出回路とのうちの少なくともいずれかに対応する前記部分シフト回路において少なくとも1つの1を含むデータのシフトアウトが発生した場合に、前記部分丸め検出信号を出力することを特徴とする請求項2記載の丸め検出回路。

【請求項4】 全ての前記部分丸め検出回路は、前記丸め検出信号出力回路 に直接接続していることを特徴とする請求項2又は3記載の丸め検出回路。

【請求項5】 前記各部分丸め検出回路は、前記各部分シフト回路に、1対 1で対応していることを特徴とする請求項1乃至4のいずれか1に記載の丸め検 出回路。

【請求項6】 前記複数の部分丸め検出回路のうち、部分シフト量が比較的大きい前記部分シフト回路に対応する前記部分丸め検出回路を構成する能動素子のサイズは、部分シフト量が比較的小さい前記部分シフト回路に対応する前記部分丸め検出回路を構成する能動素子のサイズに対して大きく設定されていることを特徴とする請求項1乃至5のいずれか1に記載の丸め検出回路。

【請求項7】 浮動小数点演算回路を構成し、シフト対象データをそれぞれ 所定の部分シフト量シフトさせる直列接続された複数段の部分シフト回路を有し 、シフト対象データを、少なくとも1段の前記部分シフト回路によってシフトさ せることによって、入力されたシフト対象データを所定のシフト量シフトさせる シフト回路と、

前記シフト回路に並列に重複接続して用いられ、前記シフト回路によるシフト 対象データの下位方向へのシフト処理による少なくとも1つの1を含むデータの シフトアウトの発生を検出する丸め検出回路とを備えた複合回路であって、

前記丸め検出回路は、前記各部分シフト回路による部分シフト処理の結果発生 する少なくとも1つの1を含むデータのシフトアウトを検出する複数段の部分丸 め検出回路と、

少なくとも1つの前記部分丸め検出回路によって、少なくとも1つの1を含む データのシフトアウトが検出された場合に、最適な丸め処理方法を選択するため の丸め処理判定を促すための丸め検出信号を出力する丸め検出信号出力回路とを 備え、

前記複数の部分丸め検出回路のうちの少なくとも2つの前記部分丸め検出回路は、前記丸め検出信号出力回路に直接接続していることを特徴とする丸め検出回路がシフト回路に接続されてなる複合回路。

【請求項8】 前記各部分シフト回路は、それぞれの前記部分シフト量が入力側からみて、昇順となるように接続されていることを特徴とする請求項7記載の丸め検出回路がシフト回路に接続されてなる複合回路。

【請求項9】 前記各部分シフト回路は、それぞれの前記部分シフト量が入力側からみて、降順となるように接続されていることを特徴とする請求項7記載の丸め検出回路がシフト回路に接続されてなる複合回路。

【請求項10】 前記部分シフト量は、2の冪乗であることを特徴とする請求項7、8又は9記載の丸め検出回路がシフト回路に接続されてなる複合回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、浮動小数点演算回路に組み込まれて用いられ、データを所望のシフト量で一斉にシフトすることが可能な並列シフト回路(バレルシフト回路)における下位方向へのシフト処理によって、少なくとも1つの「1」がシフトアウトする場合に、これを検出する丸め検出回路及び該丸め検出回路がシフト回路に接続されてなる複合回路に関する。

[0002]

【従来の技術】

マイクロプロセッサにおいて浮動小数点数は、例えば、図18に示すように、 符号部101、指数部102、仮数部103からなるデータで表現される。

すなわち、仮数 F は、整数 1 と小数 f (f < 1)との和で表され、(F = 1 + f)の形式とされる。したがって、図 1 8 で表される浮動小数点数 X は、式(1)によって与えられる数となる。

[0003]

【数1】

$$X = (-1)$$
 S_2 $(E - b)$ $(1 + f)$... (1)

以下、この浮動小数点表示を用いて例えば加算処理を行う手順について説明する。浮動小数点数X1(S=S1、E=E1、f=f1)と、浮動小数点数X2(S=S2、E=E2、f=f2)との加算を行い、和(X1+X2)の演算結果として浮動小数点数X3(S=S3、E=E3、f=f3)が得られるものとする。なお、便宜上、符号Sは1ビット、指数Eは3ビット、仮数Fの小数fは4ビットとし、指数Eを10進数で、仮数Fを2進数で表現して説明する。

[0005]

例えば、(S1=0、E1=4、f1=0. 0011)、(S2=0、E2=2、f2=0. 0001)とし、浮動小数点数X1、X2が、それぞれ、式(2)、式(3)によって与えられるものとする。

[0006]

【数2】

$$X1 = (-1)^{0} 2^{(4-b)} (1.1011) \cdots (2)$$
[0007]

【数3】

$$X2 = (-1)^{0} 2^{(2-b)} (1.0001) \cdots (3)$$
[0008]

まず、指数E1と指数E2とを比較し、大きな値の指数に小さい値の指数を揃える。この例では、(E1=4、E2=2)であるので、指数の差分(E1-E2=2)だけ浮動小数点数X2の仮数F2を右に(下位側へ)シフトする。この結果、式(2)は、式(4)に示すように変形される。

[0009]

【数4】

$$X2=(-1)^{0}2^{(4-b)}(0.010001)$$
 ... (4)

次に、小数部 f 3を 4 ビットとする丸め処理を行う。例えば、式 (5) に示すように、 (f3=0.0100) とする。

[0011]

【数5】

$$X2=(-1)^{0}2^{(4-b)}(0.0100)$$
 ... (5).

この丸め処理により、小数 f 3の小数第 5 位、第 6 位の値は切り捨てられ、シフトアウトする。

次に、式(2)、式(5)によって、浮動小数点数X1と浮動小数点数X2との和としての浮動小数点数X3を求めると、式(6)が得られる。

[0013]

【数6】

$$X3 = (-1)^{0} 2^{(4-b)} (1.1111) \cdots (6)$$
[0014]

次に、仮数部で最上位が「1」となる桁を探し、この「1」が整数となるように仮数部全体を右に(下位側へ)シフトして、正規化を行う。すなわち、演算の結果、例えば仮数が(10.…)となったような場合は、(1.0…)とする。この例では、既に仮数部における整数が1であるので、正規化のための右シフトは行われない。

この後、小数部f3を4ビットとする丸め処理を行うが、この例では、浮動小数点数X3は、最終的に式(6)によって与えられる。

[0015]

このような浮動小数点演算処理手順は、マイクロプロセッサにおいて、図19 に示すような浮動小数点加減算回路104を用いて実行される。

この浮動小数点数加減算回路104は、図19に示すように、指数E1, E2の 大小の比較信号及び桁合せシフト量信号を出力する比較減算回路105と、桁合 わせシフト量信号に基づいて下位方向にシフトする桁合せシフト回路106と、シフトアウト検出回路107と、丸め処理を行う丸め処理回路108と、仮数の加減算を行う仮数加減算回路109と、正規化シフト量だけシフトする正規化シフト回路110と、シフトアウト検出回路111と、丸め処理回路112と、指数を補正する指数増減回路113とを有している。

比較減算回路105は、2つの浮動小数点数X1、X2の指数E1, E2が入力され、指数E1, E2の大小を判断し、差分(E1-E2)または(E2-E1)を算出して、比較信号及び桁合せシフト量信号を出力する。

桁合せシフト回路 1 0 6 は、浮動小数点数 X1、 X2の仮数 F1, F2と、比較信号及び桁合せシフト量信号とが入力され、比較信号及び桁合せシフト量信号に基づいて、指数 E1, E2を大きい方の値に一致させ、指数の小さい方の仮数を指数の差分だけ下位方向にシフトする。

シフトアウト検出回路 1 0 7 は、シフトアウトするビットのすべての論理和を 演算し、この論理和が「1」のときは丸めが生じることを示すスティッキー信号 S Taを出力する。

丸め処理回路108は、スティッキー信号STaとシフトアウトしたデータに 基づいて、所定の丸め処理方法を選択して丸め処理を行う。

[0016]

仮数加減算回路109は、桁合せシフト回路106において得られた桁合せ後 の仮数の加減算を行う。

正規化シフト回路 1 1 0 は、仮数加減算回路 1 0 9 おいて得られた加減算結果の最上位「1」の桁から整数部までの桁数を正規化シフト量として計算し、この正規化シフト量だけシフトする。

シフトアウト検出回路 1 1 1 は、正規化シフトの結果、シフトアウトするビットのすべての論理和を演算し、この論理和が「1」のときは丸めが生じることを示すスティッキー信号 S T b を出力する。

丸め処理回路112は、スティッキー信号STbとシフトアウトしたデータに基づいて、丸め処理方法を選択し、正規化シフト回路110において得られた演算結果をフォーマットの桁数まで縮めて、仮数E3を出力する。

指数増減回路113は、正規化シフト回路110において得られた正規化シフト量に基づいて指数を補正して指数E3を出力する。

[0017]

ここで、スティッキー信号STaは、浮動小数点演算の桁合わせによって生じるデータ補正の是非の判断のために用いられる。

丸め処理回路108(112)は、累積誤差を低減するために、スティッキー信号STa(STb)を参照して、例えば、近傍の値にむかって丸める、0に向かって丸める、正の無限大に向かって丸める、負の無限大に向かって丸める等の丸め処理方法の中から適切な方法を選択し、実行する。

[0018]

ところで、近年、マイクロプロセッサの動作周波数の飛躍的な向上に伴なって、演算スピードに対してもスピード向上への厳しい要求があり、この一環として、「1」のシフトアウトの検出(丸め検出)に対しても処理スピードの向上が求められている。

しかしながら、上記従来技術の構成では、例えば桁合せシフト回路106の後段にシフトアウト検出回路107が配置されて、桁合せシフト回路106でのシフト処理が完了した後に、「1」のシフトアウト(丸め)の発生を検出しスティッキー信号STaを出力していたので、処理が遅れてしまうという問題があった

このため、図20に示すように、桁合せシフト回路114とシフトアウト検出 回路115とを並列に接続して、シフトアウト検出処理(丸め検出処理)をシフト処理と並列して行う技術が提案されている。

[0019]

この桁合せシフト回路114は、図20に示すように、比較減算回路105から与えられたシフト量信号に応じて、左右に1ビットシフト可能な1ビットシフト回路117と、4ビットシフト可能な4ビットシフト回路118と、8ビットシフト可能な8ビットシフト回路119と、16ビットシフト可能な16ビットシフト回路120と、32ビットシフト可能な32ビットシフト回路121とを有している。

また、シフトアウト検出回路115は、それぞれ、1ビットシフト回路116、2ビットシフト回路117、4ビットシフト回路118、8ビットシフト回路119、16ビットシフト回路120、32ビットシフト回路121での「1」のシフトアウトを検出するための2入力セレクタ122、123、…、127を有している。シフトアウト検出回路115は、比較減算回路105から与えられたシフト量信号と、桁合せシフト回路114から出力されたシフト処理中のデータの一部とに基づいて、「1」のシフトアウトの有無を調べる。

[0020]

2ビットシフト回路117は、「1」の右2ビットシフト信号RS2を比較減算回路105から受け取った場合に、1ビットシフト回路116の出力結果を右へ2ビットシフトし、4ビットシフト回路118へ送る。4ビットシフト回路118は、「1」の右4ビットシフト信号RS3を受け取った場合に、2ビットシフト回路117の出力結果を右へ4ビットシフトし、4ビットシフト回路119へ送る。

[0021]

8ビットシフト回路119は、「1」の右8ビットシフト信号RS4を受け取った場合に、4ビットシフト回路118の出力結果を右へ8ビットシフトし、16ビットシフト回路120は、「1」の右16ビットシフト信号RS5を受け取った場合に、8ビットシフト回路119の出力結果を右へ16ビットシフトし、32ビットシフト回路121へ送る。

32ビットシフト回路121は、「1」の右32ビットシフト信号RS6を受け取った場合に、16ビットシフト回路120の出力結果を右へ32ビットシフ

トし、丸め処理回路108へ送る。

なお、1ビットシフト回路116は、[1]の左1ビットシフト信号LS1を 受け取った場合は、仮数(a_{63} a_{62} … a_{3} a_{2} a_{1} a_{0})を左へ1ビットシフトする

[0022]

1ビットシフト回路116は、仮数(a_{63} a_{62} \cdots a_{3} a_{2} a_{1} a_{0})のビット数に 対応した64個の3入力セレクタからなり、最下位ビットに対応する3入力セレ クタ116 $_0$ は、図21(a)に示すように、2つの制御端子 ϕ 1、 ϕ 2に入力さ れる制御信号の状態(「1」又は「0」)に応じて、導通状態となって入力信号 を反転出力したり、遮断状態となって入力信号の通過を阻止するクロックインバ ータ回路 $1 1 6_0$ a、 $1 1 6_0$ b、 $1 1 6_0$ cと、右 1ビットシフト信号RS1を受 け取って反転させてクロックインバータ回路 1 1 6 0 a の制御端子 φ 2に与えるイ ンバータ回路 116_0 dと、左1ビットシフト信号LS1を受け取って反転させて $_0$ eと、右 $_1$ ビットシフト信号RS1と左 $_1$ ビットシフト信号RL1と受け取り、 右1ビットシフト信号RS1と左1ビットシフト信号RL1とが両方とも「O」の 状態のときのみ「1」の非選択信号を出力するNOR回路116 $_0$ gと、NOR 回路 1 1 6 $_0$ f の出力信号を受け取って反転させて、クロックインバータ回路 1 16_0 cの制御端子 ϕ 2に与えるインバータ回路 116_0 gと、クロックインバー タ回路 1 1 6 $_0$ a 、 クロックインバータ回路 1 1 6 $_0$ b 、 又はクロックインバータ 回路 1 1 6 0 c からの出力信号を反転させて出力するインバータ回路 1 1 6 0 h と を有している。

2ビット目から最上位ビットに対応する3入力セレクタも、この3入力セレクタ116₀と略同一の構成である。また、2ビットシフト回路117、4ビットシフト回路118、8ビットシフト回路119、16ビットシフト回路120、32ビットシフト回路121も、1ビットシフト回路116と略同一の構成である。

[0023]

2入力セレクタ122は、図21(b)に示すように、2つの制御端子φ1、

φ2に入力される制御信号の状態に応じて、導通状態となって入力信号を反転出力したり、遮断状態となって入力信号の通過を阻止するクロックインバータ回路122a、122bと、右1ビットシフト信号RS1を受け取って反転させてクロックインバータ回路122aの制御端子φ2とクロックインバータ回路122bの制御端子φ1に与えるインバータ回路122cと、クロックインバータ回路122a、クロックインバータ回路122cと、クロックインバータ回路122a、クロックインバータ回路122bからの出力信号を反転させて出力するインバータ回路122dとを有している。2入力セレクタ123、124、…、127も2入力セレクタ122と同一の構成を有している。

2入力セレクタ122においては、右1ビットシフト信号RS1「1」が入力された場合に、クロックインバータ回路122aが導通状態、クロックインバータ回路122bが遮断状態となり、このとき、AND回路128を介して、仮数 $(a_{63}a_{62}\cdots a_{3}a_{2}a_{1}a_{0})$ の最下位ビットデータ a_{0} が「1」であることを示す信号「1」が入力されると、「1」のシフトアウト(丸め)が生じることを示す「1」状態のスティッキー信号S1がインバータ回路122dから出力される

[0024]

同様に、2入力セレクタ123においては、右2ビットシフト信号RS2「1」が入力された場合に、OR回路129を介して、2ビットシフト回路117の出力結果の下位2ビットのどちらかが「1」であることを示す信号「1」が入力されると、「1」状態のスティッキー信号S2が出力される。

[0025]

2入力セレクタ124においては、右4ビットシフト信号RS3「1」が入力 された場合に、OR回路130を介して、4ビットシフト回路118の出力結果 の下位4ビットのいずれか1つが「1」であることを示す信号「1」が入力され ると、「1」状態のスティッキー信号S3が出力される。

2入力セレクタ125においては、右8ビットシフト信号RS4「1」が入力 された場合に、OR回路131を介して、8ビットシフト回路119の出力結果 の下位8ビットのいずれか1つが「1」であることを示す信号「1」が入力され ると、「1」状態のスティッキー信号S4が出力される。 2入力セレクタ126においては、右16ビットシフト信号RS5「1」が入力された場合に、OR回路132を介して、16ビットシフト回路120の出力結果の下位16ビットのいずれか1つが「1」であることを示す信号「1」が入力されると、「1」状態のスティッキー信号S5が出力される。

2入力セレクタ127においては、右32ビットシフト信号RS6「1」が入力された場合に、OR回路133を介して、32ビットシフト回路121の出力結果の下位32ットのいずれか1つが「1」であることを示す信号「1」が入力されると、「1」状態のスティッキー信号S6が出力される。

[0026]

また、例えば、上記2入力セレクタ122において、右1ビットシフト信号RS1シフト信号が「0」の場合は、クロックインバータ回路122bが導通状態となって、クロックインバータ回路122bに入力されたデータがこのままインバータ回路122dから出力される。後段の2入力セレクタ123、124、…、127も同様に動作する。

[0027]

【発明が解決しようとする課題】

しかしながら、例えば、2入力セレクタ122において「1」状態のスティッキー信号S1が生成された場合は、このスティッキー信号S1は、後段の2入力セレクタ123、124、…、127を経由して出力され、丸め処理回路108へ送られる。このスティッキー信号S1の出力までは、図20及び図21に示すように、13段の論理段数を必要とし、桁合わせシフト回路114の論理段数12段よりも多くなってしまい、桁合わせシフト回路114からの出力がなされてから、「1」のシフトアウトの有無が判明するという問題があった。

このため、丸め処理回路 1 0 8 における丸め処理に時間がかり、浮動小数点演算回路の動作速度の向上の妨げになるという問題があった。したがって、近年、飛躍的に高まっているマイクロプロセッサの動作周波数に対応できないという問題があった。

例えば、科学技術計算やコンピュータグラフィクス等をマイクロプロセッサを 用いて行う際には、高速で高精度の浮動小数点演算性能が必要とされるが、高速 化のために動作周波数が高いマイクロプロセッサを使用していても、満足のいく 演算速度が得られず、科学技術計算等に要する計算時間が増大化して実用上支障 が生じるという問題があった。

[0028]

この発明は、上述の事情に鑑みてなされたもので、高速に、「1」のシフトアウト(丸め)の発生を検出して検出信号を出力し、浮動小数点演算回路の動作速度の向上に寄与することができる丸め検出回路及び該丸め検出回路がシフト回路を提供することを目的としている。

[0029]

【課題を解決するための手段】

上記課題を解決するために、請求項1記載の発明は、浮動小数点演算回路を構成し、シフト対象データをそれぞれ所定の部分シフト量シフトさせる直列接続された複数段の部分シフト回路を有し、シフト対象データを、少なくとも1段の上記部分シフト回路によってシフトさせることによって、入力されたシフト対象データを所定のシフト量シフトさせるシフト回路に接続して用いられ、上記シフト回路によるシフト対象データの下位方向へのシフト処理による少なくとも1つの1を含むデータのシフトアウトの発生を検出する丸め検出回路であって、上記各部分シフト回路による部分シフト処理の結果発生する少なくとも1つの1を含むデータのシフトアウトを検出して該検出結果を通知するための部分丸め検出信号を出力する複数段の部分丸め検出回路を備え、上記各部分丸の検出信号のうち、最終段の上記部分丸め検出回路を除く少なくとも1つの上記部分丸め検出回路から出力された上記部分丸め検出信号は、他の上記部分丸め検出回路を経由しないように構成されていることを特徴としている。

[0030]

請求項2記載の発明は、請求項1記載の丸め検出回路に係り、複数の上記部分丸め検出信号が入力され、入力された上記部分丸め検出信号のうち少なくとも1つが、対応する上記部分シフト回路における少なくとも1つの1を含むデータのシフトアウトの発生を示す場合に、最適な丸め処理方法を選択するための丸め処理判定を促すための丸め検出信号を出力する丸め検出信号出力回路を備え、上記

複数の部分丸め検出回路のうちの少なくとも2つの上記部分丸め検出回路は、上 記丸め検出信号出力回路に直接接続していることを特徴としている。

[0031]

請求項3記載の発明は、請求項2記載の丸め検出回路に係り、上記複数の部分 丸め検出回路のうち、少なくとも1つの前段側の上記部分丸め検出回路は、後段 側の上記部分丸め検出回路を経由して上記丸め検出信号出力回路に接続し、後段 側の上記部分丸め検出回路は、前段側の上記部分丸め検出回路と後段側の上記部 分丸め検出回路とのうちの少なくともいずれかに対応する上記部分シフト回路に おいて少なくとも1つの1を含むデータのシフトアウトが発生した場合に、上記 部分丸め検出信号を出力することを特徴としている。

[0032]

請求項4記載の発明は、請求項2又は3記載の丸め検出回路に係り、全ての上 記部分丸め検出回路は、上記丸め検出信号出力回路に直接接続していることを特 徴としている。

[0033]

請求項5記載の発明は、請求項1乃至4のいずれか1に記載の丸め検出回路に係り、上記各部分丸め検出回路は、上記各部分シフト回路に、1対1で対応していることを特徴としている。

[0034]

請求項6記載の発明は、請求項1乃至5のいずれか1に記載の丸め検出回路に係り、上記複数の部分丸め検出回路のうち、部分シフト量が比較的大きい上記部分シフト回路に対応する上記部分丸め検出回路を構成する能動素子のサイズは、部分シフト量が比較的小さい上記部分シフト回路に対応する上記部分丸め検出回路を構成する能動素子のサイズに対して大きく設定されていることを特徴としている。

[0035]

請求項7記載の発明は、浮動小数点演算回路を構成し、シフト対象データをそれぞれ所定の部分シフト量シフトさせる直列接続された複数段の部分シフト回路を有し、シフト対象データを、少なくとも1段の上記部分シフト回路によってシ

フトさせることによって、入力されたシフト対象データを所定のシフト量シフトさせるシフト回路と、上記シフト回路に並列に重複接続して用いられ、上記シフト回路によるシフト対象データの下位方向へのシフト処理による少なくとも1つの1を含むデータのシフトアウトの発生を検出する丸め検出回路とを備えた複合回路に係り、上記丸め検出回路は、上記各部分シフト回路による部分シフト処理の結果発生する少なくとも1つの1を含むデータのシフトアウトを検出する複数段の部分丸め検出回路と、少なくとも1つの上記部分丸め検出回路によって、少なくとも1つの1を含むデータのシフトアウトが検出された場合に、最適な丸め処理方法を選択するための丸め処理判定を促すための丸め検出信号を出力する丸め検出信号出力回路とを備え、上記複数の部分丸め検出回路のうちの少なくとも2つの上記部分丸め検出回路は、上記丸め検出信号出力回路に直接接続していることを特徴としている。

[0036]

請求項8記載の発明は、請求項7記載の丸め検出回路がシフト回路に接続されてなる複合回路に係り、上記各部分シフト回路は、それぞれの上記部分シフト量が入力側からみて、昇順となるように接続されていることを特徴としている。

[0037]

請求項9記載の発明は、請求項7記載の丸め検出回路がシフト回路に接続されてなる複合回路に係り、上記各部分シフト回路は、それぞれの上記部分シフト量が入力側からみて、降順となるように接続されていることを特徴としている。

[0038]

請求項10記載の発明は、請求項7、8又は9記載の丸め検出回路がシフト回路に接続されてなる複合回路に係り、上記部分シフト量は、2の冪乗であることを特徴としている。

[0039]

【作用】

この発明の構成では、各部分丸め検出信号のうち、最終段の部分丸め検出回路 を除く少なくとも1つの部分丸め検出回路から出力された部分丸め検出信号が、 他の部分丸め検出回路を経由しないように構成されているので、丸め検出信号出 力回路から出力される丸め検出信号は、高速に、丸め処理を行う丸め処理回路に 伝達される。したがって、浮動小数点演算回路の動作速度の向上に寄与すること ができる。

また、部分シフト量が比較的大きい部分シフト回路に対応する部分丸め検出回路を構成する能動素子のサイズを、部分シフト量が比較的小さい部分シフト回路に対応する部分丸め検出回路を構成する能動素子のサイズに対して大きく設定することによって、平均的な演算処理時間の短縮化を図りつつ、丸め検出回路全体のサイズの縮小化を達成することができる。

[0040]

【発明の実施の形態】

以下、図面を参照して、この発明の実施の形態について説明する。説明は、実 施例を用いて具体的に行う。

◇第1実施例

図1及び図2は、この発明の第1実施例であるシフト回路及びシフトアウト検出回路の電気的構成を示すブロック図、図3は、同シフトアウト検出回路を構成するマルチプレクサ回路の構成を示す回路図、図4は、同シフトアウト検出回路を構成する1ビット検出回路の構成を示す回路図、図5は、同シフトアウト検出回路を構成する2ビット検出回路の構成を示す回路図、図6は、同シフトアウト検出回路を構成する4ビット検出回路の構成を示す回路図、図7は、同シフトアウト検出回路を構成する8ビット検出回路の構成を示す回路図、図8は、同シフトアウト検出回路を構成する16ビット検出回路の構成を示す回路図、図9は、同シフトアウト検出回路を構成する32ビット検出回路の構成を示す回路図、図10は、同シフト回路及びシフトアウト検出回路の動作を説明するための説明図、また、図11は、同シフト回路及びシフトアウト検出回路が組み込まれた浮動小数点加減算回路の電気的構成を示すブロック図である。

[0041]

この例のシフト回路1及びシフトアウト検出回路(丸め検出回路)2は、図1 に示すように、2つの浮動小数点数の加算結果(和)等を求めて出力する浮動小数点加減算回路において、桁合せシフトや正規化シフトの際に用いられる。なお 、並列接続されたシフト回路 1 及びシフトアウト検出回路 2 は、複合回路を構成する。

このシフト回路1は、比較減算回路3から与えられたシフト量信号に応じて、 左右に1ビットシフト可能な1ビットシフト回路(部分シフト回路) 5と、2ビットシフト可能な2ビットシフト回路6と、4ビットシフト可能な4ビットシフト 「回路7と、8ビットシフト可能な8ビットシフト回路8と、16ビットシフト 可能な16ビットシフト回路9と、32ビットシフト可能な32ビットシフト回 路11とを有している。

[0042]

シフトアウト検出回路 2 は、図1及び図2に示すように、それぞれ、1ビットシフト回路 5、2ビットシフト回路 6、4 ビットシフト回路 7、8 ビットシフト回路 8、16ビットシフト回路 9、及び32ビットシフト回路 11での「1」のシフトアウトを検出するための1ビット検出回路(部分丸め検出回路)13、2ビット検出回路 14、4 ビット検出回路 15、8 ビット検出回路 16、16 ビット検出回路 17、及び32ビット検出回路 18と、2 ビット検出回路 14及び4ビット検出回路 15の出力を中継する中継出力回路 19と、各ビット検出回路の出力を集約して、シフト回路 1におけるシフト処理の結果、「1」のシフトアウトを通知するためのスティッキー信号(丸め検出信号)STOUTを出力する集約出力回路(丸め検出信号出力回路)21とを有している。

シフトアウト検出回路 2 は、比較減算回路 3 から与えられたシフト量信号と、 桁合せシフト回路 1 から出力されたシフト処理中のデータの一部とに基づいて、 「1」のシフトアウトの有無を調べる。

[0043]

例えば桁合せシフトの際には、シフト回路1が、2つの浮動小数点数の指数の 大小を判断する比較減算回路3から出力された指数が小さい方の浮動小数点数の 仮数の桁合せに必要なシフト量に基づいて、入力されたシフト対象の例えば 6 4 ビットの仮数 $(a_{63}a_{62}\cdots a_3a_2a_1a_0)$ を下位へ向けてシフト(右シフト)させて、シフト結果($b_{63}b_{62}\cdots b_3b_2b_1b_0$)を出力する。

一方、シフトアウト検出回路 2 が、シフト回路 1 のシフト処理と並行して、該シフト処理の結果、シフトアウトするデータのなかに 1 つでも「1」が含まれる否か調べ、1 つでも「1」が含まれている場合には、後段の丸め処理回路 4 で最適な丸め処理方法を選択するための丸め処理判定を促すスティッキー信号 S T OU Tを「1」として出力する。

[0044]

シフト回路 1 は、複数ビット纏めてシフト可能なバレルシフト回路である。図 1 及び図 2 に示すように、シフト回路 1 において、1 ビットシフト回路 (部分シフト回路) 5 は、比較減算回路 3 から、例えば「1」の右 1 ビットシフト信号 1 といるの方に、入力された仮数 1 になった場合に、入力された仮数 1 になった場合に、入力された仮数 1 になった場合に、入力された仮数 1 になった場合に、入力された仮数 1 になった場合に、入力された仮数 1 になった。1 に

2ビットシフト回路 6 は、「1」の右 2ビットシフト信号R S 2を受け取った場合に、1ビットシフト回路 5 の出力データ($p_{63}p_{62}$ … $p_{3}p_{2}p_{1}p_{0}$)を 2ビット右シフトさせる。また、「1」の左 2 ビットシフト信号L S 2を受け取った場合に、1 ビットシフト回路 5 の出力データ($p_{63}p_{62}$ … $p_{3}p_{2}p_{1}p_{0}$)を 2 ビット左シフトさせる。

4 ビットシフト回路 7 は、「1」の右4 ビットシフト信号R S 3を受け取った場合に、2 ビットシフト回路 6 の出力データ($q_{63}q_{62}$ … $q_3q_2q_1q_0$)を 4 ビット右シフトさせる。また、「1」の左4 ビットシフト信号 L S 3を受け取った場合に、2 ビットシフト回路 6 の出力データ($q_{63}q_{62}$ … $q_3q_2q_1q_0$)を 4 ビット左シフトさせる。

[0045]

8 ビットシフト回路 8 は、「1」の右 8 ビットシフト信号R S 4を受け取った場合に、4 ビットシフト回路 7 の出力データ($\mathbf{r}_{63}\mathbf{r}_{62}$ … $\mathbf{r}_{3}\mathbf{r}_{2}\mathbf{r}_{1}\mathbf{r}_{0}$)を 8 ビット右シフトさせる。また、「1」の左 8 ビットシフト信号 L S 4を受け取った

場合に、4ビットシフト回路7の出力データ(r_{63} r_{62} \cdots r_{3} r_{2} r_{1} r_{0})を8ビット左シフトさせる。

16ビットシフト回路 9 は、「1」の右16ビットシフト信号RS5を受け取った場合に、8ビットシフト回路 8の出力データ($s_{63}s_{62}$ … $s_3s_2s_1s_0$)を 16ビット右シフトさせる。また、「1」の左16ビットシフト信号LS5を受け取った場合に、8ビットシフト回路 8の出力データ($s_{63}s_{62}$ … $s_3s_2s_1s_0$)を 16ビット左シフトさせる。

32ビットシフト回路 11は、「1」の右32ビットシフト信号RS6を受け取った場合に、16ビットシフト回路 9の出力データ(t_{63} t_{62} t_{3} t_{2} t_{1} t_{0})を32ビット右シフトさせる。また、「1」の左32ビットシフト信号LS6を受け取った場合に、16ビットシフト回路 9の出力データ(t_{63} t_{62} t_{3} t_{2} t_{1} t_{0})を32ビット左シフトさせる。

シフト回路 1 は、上記シフト信号の組み合わせによって、 1 ビットから 6 4 ビットまでの任意のシフト量下位方向及び上位方向へシフトさせることが可能とされている。

[0046]

1ビットシフト回路 5には、図 2に示すように、仮数($a_{63}a_{62}$ a_{20} $a_{30}a_{20}$ a_{00})と、1ビット上位のデータであり、仮数($a_{63}a_{62}$ a_{20} a_{20}

マルチプレクサ回路 5_0 (5_1 , 5_2 , 5_3 , …、 5_{62} , 5_{63}) は、図 2 に示すように、制御信号として入力される右 1 ビットシフト信号RS1と左 1 ビットシフト信号RS1と左 1 ビットシフト信号RL1との状態に応じて、入力される仮数(a_{63} a_{62} … a_{3} a_{2} a_{1} a_{0})の

うちの対応するビットのデータ、右シフトデータ(a_{R63} a_{R62} a_{R3} a_{R2} a_{R1} a_{R0}) のうちの対応するビットのデータ、左シフトデータ(a_{L63} a_{L62} a_{L3} a_{L2} a_{L1} a_{L0}) のうちの対応するビットのデータのうちいずれか 1 つのデータを選択して出力する。

[0047]

同様に、2ビットシフト回路 6、4ビットシフト回路 7、8ビットシフト回路 8、16ビットシフト回路 9、32ビットシフト回路 11は、それぞれ、64個のマルチプレクサ回路 60、61、62、…、663、マルチプレクサ回路 70・71、72、…、763、マルチプレクサ回路 80、81、82、…、863、マルチプレクサ回路 91、92、…、963、マルチプレクサ回路 110、11、112、…、1163、を有している。

ここで、2ビットシフト回路 6には、図2に示すように、1ビットシフト回路 5の出力データ($p_{63}p_{62}$ … $p_{3}p_{2}p_{1}p_{0}$)と、2ビット上位のデータであり、出力データ($p_{63}p_{62}$ … $p_{3}p_{2}p_{1}p_{0}$)を2ビット右シフトされた右シフトデータ($p_{R63}p_{R62}$ … $p_{R3}p_{R2}p_{R1}p_{R0}$)と、2ビット下位のデータであり、出力データ($p_{63}p_{62}$ … $p_{3}p_{2}p_{1}p_{0}$)を2ビット左シフトされた左シフトデータ($p_{63}p_{62}$ … $p_{3}p_{2}p_{1}p_{0}$)を2ビット左シフトされた左シフトデータ($p_{63}p_{62}$ … $p_{13}p_{12}p_{11}p_{10}$)とが入力される。ここで、2ビット上位又は2ビット下位の該当するデータがない場合は、「0」が入力される。

上記データは、各マルチプレクサ回路 6_0 (6_1 、 6_2 、 6_3 、…、 6_{62} 、 6_{63})のそれぞれに入力される。

以下同様に、4ビットシフト回路7には、2ビットシフト回路6の出力データ ($q_{63}q_{62}$... $q_3q_2q_1q_0$) と、出力データ ($q_{63}q_{62}$... $q_3q_2q_1q_0$) を 4ビット右シフトされた右シフトデータ ($q_{R63}q_{R62}$... $q_{R3}q_{R2}q_{R1}q_{R0}$) と、出力データ ($q_{63}q_{62}$... $q_3q_2q_1q_0$) を 4ビット左シフトされた左シフトデータ ($q_{163}q_{162}$... $q_{13}q_{12}q_{11}q_{10}$) とが入力される。

[0048]

また、8ビットシフト回路8には、4ビットシフト回路7の出力データ(r_{63} r_{62} r_{3} r_{2} r_{1} r_{0})と、出力データ(r_{63} r_{62} r_{3} r_{2} r_{1} r_{0})を8ビット右シフトされた右シフトデータ(r_{R63} r_{R62} r_{R3} r_{R2} r_{R1} r_{R0})と、出力データ

 $(r_{63}r_{62}\cdots r_{3}r_{2}r_{1}r_{0})$ を 8 ビット左シフトされた左シフトデータ $(r_{L63}r_{L62}\cdots r_{L3}r_{L2}r_{L1}r_{L0})$ とが入力される。

また、16ビットシフト回路 9には、8ビットシフト回路 8からの出力データ $(s_{63}s_{62} \cdots s_3s_2s_1s_0)$ と、出力データ $(s_{63}s_{62} \cdots s_3s_2s_1s_0)$ を 16 ット右シフトされた右シフトデータ $(s_{R63}s_{R62} \cdots s_{R3}s_{R2}s_{R1}s_{R0})$ と、出力データ $(s_{63}s_{62} \cdots s_3s_2s_1s_0)$ を 16ビット左シフトされた左シフトデータ $(s_{L63}s_{L62} \cdots s_{L3}s_{L2}s_{L1}s_{L0})$ とが入力される。

また、32ビットシフト回路11には、16ビットシフト回路9の出力データ ($t_{63}t_{62}$ … $t_3t_2t_1t_0$)と、出力データ($t_{63}t_{62}$ … $t_3t_2t_1t_0$)を32 ビット右シフトされた右シフトデータ($t_{R63}t_{R62}$ … $t_{R3}t_{R2}t_{R1}t_{R0}$)と、出力データ($t_{63}t_{62}$ … $t_3t_2t_1t_0$)を32ビット左シフトされた左シフトデータ($t_{L63}t_{L62}$ … $t_{L3}t_{L2}t_{L1}t_0$)とが入力される。

[0049]

マルチプレクサ回路 5_0 は、図 3 に示すように、クロックインバータ回路 5_0 a 、 5_0 b 、 5_0 c と、インバータ回路 5_0 d 、 5_0 e 、 5_0 g 、 5_0 h と、NOR回路 5_0 f とを有している。

クロックインバータ回路 5_0 a、 5_0 b、 5_0 cは、2つの制御端子 ϕ 1、 ϕ 2に入力される制御信号の状態(「1」又は「0」)に応じて、導通状態となって入力信号を反転出力したり、ハイインピーダンス状態(遮断状態)となって入力信号の通過を阻止する。

インバータ回路 5_0 d は、右 1 ビットシフト信号 R S 1 を受け取って反転させて クロックインバータ回路 5_0 a の制御端子 ϕ 2に与える。インバータ回路 5_0 e は 、左 1 ビットシフト信号 L S 1 を受け取って反転させてクロックインバータ回路 5_0 b の制御端子 ϕ 2に与える。

NOR回路 $_0$ fは、右 $_1$ ビットシフト信号RS1と左 $_1$ ビットシフト信号RL1と受け取り、右 $_1$ ビットシフト信号RS1と左 $_1$ ビットシフト信号RL1とが両方とも「 $_0$ 」の状態のときのみ「 $_1$ 」の非選択信号を出力する。

インバータ回路 $\mathbf{5}_0$ g は、NOR回路 $\mathbf{5}_0$ f の出力信号を受け取って反転させて、クロックインバータ回路 $\mathbf{5}_0$ c の制御端子 ϕ $\mathbf{2}$ に与える。インバータ回路 $\mathbf{5}_0$ h

は、クロックインバータ回路 5_0 a、クロックインバータ回路 5_0 b、又はクロックインバータ回路 5_0 c からの出力信号を反転させて出力する。

[0050]

クロックインバータ回路 5_0 a、 5_0 b、 5_0 cにおいて、制御端子 ϕ 2には、制御端子 ϕ 1に入力された制御信号が反転された制御信号が入力される。

例えば、クロックインバータ回路 5_0 a において、制御端子 ϕ 1に制御信号としての右 1 ビットシフト信号R S 1が「1」状態で入力され、制御端子 ϕ 2に「0」状態の信号が入力された場合は、右シフトデータ(a_{R63} a_{R62} a_{R3} a_{R2} a_{R1} a_{R0})のうちの最下位ビットデータ a_{R0} が反転されてこのクロックインバータ回路 5_0 a から出力される。このとき、クロックインバータ回路 5_0 b、 5_0 c は遮断状態であり、マルチプレクサ回路 5_0 からは、最下位ビットデータ a_{R0} が出力される。

同様にして、クロックインバータ回路 5_0 b の制御端子 ϕ 1に左 1 ビットシフト信号 L S 1 が「1」状態で入力されたときは、マルチプレクサ回路 5_0 からは、左シフトデータ(a_{L63} a_{L62} a_{L3} a_{L2} a_{L1} a_{L0})のうちの最下位ビットデータ a_{L0} が出力される。

また、クロックインバータ回路 5_0 c の制御端子 ϕ 1に非選択信号が「1」状態で入力されたときは、マルチプレクサ回路 5_0 からは、仮数(a_{63} a_{62} \cdots a_3 a_2 a_{1} a_{0})のうちの最下位ビットデータ a_0 がこのまま出力される。

[0051]

また、マルチプレクサ回路 5_1 、 5_2 、…、 5_{63} も、マルチプレクサ回路 5_0 と同一の構成であり、図 3 において、沿字 5_0 から 3_1 、 3_2 0、…、 3_1 0、 …、 3_2 0、 …、 3_2 0、 …、 3_3 0、 に代えて示されるものとする。さらに、マルチプレクサ回路 3_1 0、 …、 3_1 1 は、入力されるデータや制御信号としてのシフト信号が異なる以外は、マルチプレクサ回路 3_1 1 と同一構成であり、図 3_1 1 において、 3_1 1 に代えて、また例えば 3_1 2 を 3_1 3 に代えて示されるものとする。

マルチプレクサ回路 5_1 は、右 1 ビットシフト信号 R S 1 が 1 」のときは、右 シフトデータ(a_{R63} a_{R62} a_{R3} a_{R2} a_{R1} a_{R0})のうちの 2 ビット目データ a_{R1} を、左 1 ビットシフト信号 R L 1 が 1 」のときは、左シフトデータ(a_{L63} a_{L63}

 $2^{\cdots a}_{L3}{}^{a}_{L2}{}^{a}_{L1}{}^{a}_{L0}$)のうちの2ビット目データ a_{L1} を、右1ビットシフト信号RS1と左1ビットシフト信号RL1との両方が「0」のときは、仮数(a_{63} a $a_{2}{}^{a}_{1}{}^{a}_{0}$)のうちの2ビット目データ a_{1} を出力する。

[0052]

以下、マルチプレクサ回路 5_2 、…、 5_{62} 、 5_{63} についても同様である。

このようにして、1ビットシフト回路 5 は、右1ビットシフト信号R S1と左1ビットシフト信号R L1との状態に応じて、入力される仮数($a_{63}a_{62}$ … $a_{3}a_{2}a_{1}a_{0}$)、右シフトデータ($a_{R63}a_{R62}$ … $a_{R3}a_{R2}a_{R1}a_{R0}$)、左シフトデータ($a_{L63}a_{L62}$ … $a_{L3}a_{L2}a_{L1}a_{L0}$)のうちいずれか1つのデータを選択して出力する。

同様にして、2ビットシフト回路 6 は、右2ビットシフト信号R S 2と左2ビットシフト信号R L 2との状態に応じて、入力される出力データ($p_{63}p_{62}$ $p_{3}p_{1}p_{0}$)、右シフトデータ($p_{R63}p_{R62}$ $p_{R3}p_{R2}p_{R1}p_{R0}$)、左シフトデータ($p_{L63}p_{L62}$ $p_{L3}p_{L2}p_{L1}p_{L0}$)のうちいずれか 1 つのデータを選択して出力する。

以下、4ビットシフト回路 7、8ビットシフト回路 8、16ビットシフト回路 9、32ビットシフト回路 11についても同様であり、シフト回路 1は、入力された仮数 $(a_{63}a_{62}\cdots a_{3}a_{2}a_{1}a_{0})$ を、1ビットから 64ビットまでの任意のシフト量シフトさせる。

[0053]

図1及び図2に示すように、シフトアウト検出回路2において、1ビット検出 回路(部分丸め検出回路)13は、1ビットシフト回路5におけるシフト処理の 結果、「1」がシフトアウトしたことを検出する。

2ビット検出回路14は、2ビットシフト回路6におけるシフト処理の結果、「1」がシフトアウトしたことを検出する。4ビット検出回路15は、4ビットシフト回路7におけるシフト処理の結果、「1」がシフトアウトしたことを検出する。また、1ビット検出回路13における検出結果が入力されて、この検出結果を含む信号が出力される。

[0054]

8ビット検出回路16は、8ビットシフト回路8におけるシフト処理の結果、「1」がシフトアウトしたことを検出する。16ビット検出回路17は、16ビットシフト回路9におけるシフト処理の結果、「1」がシフトアウトしたことを検出する。

32ビット検出回路18は、32ビットシフト回路11におけるシフト処理の結果、「1」がシフトアウトしたことを検出する。

中継出力回路19は、2ビット検出回路14と4ビット検出回路15との検出結果が入力され、1ビットシフト回路5、2ビットシフト回路6、4ビットシフト回路7における検出結果を含む信号が出力される。

集約出力回路(丸め検出信号出力回路)21は、中継出力回路19、8ビット 検出回路16、16ビット検出回路17及び32ビット検出回路18の検出結果 が入力され、1ビットシフト回路5、2ビットシフト回路6、4ビットシフト回 路7、8ビットシフト回路8、16ビットシフト回路9、32ビットシフト回路 11のいずれか1つで「1」がシフトアウトした場合に、スティッキー信号ST OUTを「1」として出力する。

[0055]

1ビット検出回路 1 3 は、図 4 に示すように、2 入力 N A N D 回路からなり、右 1 ビットシフト信号 R S 1 と最下位ビットデータ a 0 とが入力され、共に「1」のときにシフトアウトしたデータのなかに「1」が含まれることを丸め処理回路 4 に通知するためのスティッキー信号 S T 1 を出力する。

すなわち、1ビット検出回路13は、在1ビットシフト信号RS1が「1」であって、1ビットシフト回路5において、1ビットの右シフトが実行され、かつ、1ビットシフト回路5に入力される仮数($a_{63}a_{62}$ $a_{3}a_{2}a_{1}a_{0}$)のうちの最下位ビットデータ a_{0} が「1」であるときに、スティッキー信号ST1を「0」として出力する。

[0056]

2ビット検出回路 1 4 は、図 5 に示すように、最下位ビットデータ p_0 と 2 ビット目データ p_1 とのOR出力と、右 2 ビットシフト信号R S 2 とについてNAN Dをとる論理演算を行って出力する 2 入力OR 2 入力NAND回路 2 3 と、 2 入

カOR2入力NAND回路23の出力を反転するインバータ回路24とを有している。

すなわち、2ビット検出回路 1 4 は、4 2 ビットシフト信号R 5 2 が「1」であって、2 ビットシフト回路 6 において、2 ビットの右シフトが実行され、かつ、2 ビットシフト回路 6 に入力される出力データ($p_{63}p_{62}$ … $p_{3}p_{2}p_{1}p_{0}$)のうちの最下位ビットデータ p_{0} と 2 ビット目データ p_{1} との少なくともいずれか一方が「1」であるときに、シフトアウトしたデータのなかに「1」が含まれることを通知するためのスティッキー信号 5 T 2 を「1」として出力する。

[0057]

4ビット検出回路15は、図6に示すように、最下位ビットデータ q₀から4ビットデータ q₃までのデータについてNORをとる論理演算を行って出力する4入力NOR回路25と、右4ビットシフト信号RS3を反転して出力するインバータ回路26と、インバータ回路26の出力と4入力NOR回路25の出力とのOR出力とスティッキー信号ST1とについてNANDをとる論理演算を行って出力する2入力OR2入力NAND回路27とを有している。

[0058]

8ビット検出回路 1 6は、図7に示すように、最下位ビットデータ r_0 から 4 ビット目データ r_3 までのデータについてNORをとる論理演算を行って出力する 4 入力NOR回路 2 8 と、5 ビット目データ r_4 から 8 ビット目データ r_7 までのデータについてNORをとる論理演算を行って出力する 4 入力NOR回路 2 9 と、右 8 ビットシフト信号RS4を反転して出力するインバータ回路 3 1 と、4 入力NOR回路 2 8 と 4 入力NOR回路 2 9 との AND出力と、インバータ回路

31の出力とについてNORをとる論理演算を行って出力する2入力AND2入力NOR回路32と、2入力NAND2入力NOR回路32出力を反転して出力するインバータ回路33とを有している。

すなわち、8ビット検出回路16は、右8ビットシフト信号RS4が「1」であって、8ビットシフト回路8において、8ビットの右シフトが実行され、かつ、8ビットシフト回路8に入力される出力データ($r_{63}r_{62}$ … $r_{3}r_{2}r_{1}r_{0}$)のうちの最下位ビットデータ r_{0} から8ビット目データ r_{7} までのデータのうち少なくともいつのデータかが「1」であるときに、シフトアウトしたデータのなかに「1」が含まれることを通知するためのスティッキー信号ST4を「0」として出力する。

[0059]

16 ビット検出回路は17は、図8に示すように、最下位ビットデータ s_0 から4 ビット目データ s_3 までのデータについてNORをとる論理演算を行って出力する4入力NOR回路34と、5 ビット目データ s_4 から8 ビット目データ s_7 までのデータについてNORをとる論理演算を行って出力する4入力NOR回路35と、9 ビット目データ s_8 から12 ビット目データ s_{11} までのデータについてNORをとる論理演算を行って出力する4入力NOR回路36と、13 ビット目データ s_{12} から16 ビット目データ s_{15} までのデータについてNORをとる論理演算を行って出力する4入力NOR回路37と、4入力NOR回路34、35、36、37の出力についてNANDをとる論理演算を行って出力する4入力NAND回路38と、右16 ビットシフト信号RS5と4入力NAND回路38の出力についてNANDをとる論理演算を行って出力する4入力NAND回路39とを有している。

すなわち、16ビット検出回路17は、右16ビットシフト信号RS5が「1」であって、16ビットシフト回路9において、16ビットの右シフトが実行され、かつ、16ビットシフト回路9に入力される出力データ($s_{63}s_{62}$ … $s_{3}s_{2}s_{1}s_{0}$)のうちの最下位ビットデータ s_{0} から16ビット目データ s_{15} までのデータのうち少なくともいつのデータがが「1」であるときに、シフトアウトしたデータのなかに「1」が含まれることを通知するためのスティッキー信号ST5

を「0」として出力する。

[0060]

32ビット検出回路18は、図9に示すように、4入力NOR回路41、42、…、48と、4入力NAND回路49、51と、2入力OR2入力NAND回路52とを有している。

4入力NOR回路41は、最下位ビットデータ t_0 から4ビット目データ t_3 までのデータについてNORをとる論理演算を行って出力する。4入力NOR回路42は、5ビット目データ t_4 から8ビット目データ t_7 までのデータについてNORをとる論理演算を行って出力する。4入力NOR回路43は、9ビット目データ t_8 から12ビット目データ t_{11} までのデータについてNORをとる論理演算を行って出力する。

4入力NOR回路44は、13ビット目データ t_{12} から16ビット目データ t_{1} 5までのデータについてNORをとる論理演算を行って出力する。4入力NOR回路45は、17ビット目データ t_{16} から20ビット目データ t_{19} までのデータについてNORをとる論理演算を行って出力する。4入力NOR回路46は、21ビット目データ t_{20} から24ビット目データ t_{23} までのデータについてNORをとる論理演算を行って出力する。4入力NOR回路47は、25ビット目データ t_{24} から28ビット目データ t_{27} までのデータについてNORをとる論理演算を行って出力する。4入力NOR回路48は、29ビット目データ t_{28} から32ビット目データ t_{31} までのデータについてNORをとる論理演算を行って出力する。

[0061]

4入力NAND回路49は、4入力NOR回路41、42、43、44の出力についてNANDをとる論理演算を行って出力する。4入力NAND回路51は、4入力NOR回路45、46、47、48の出力についてNANDをとる論理演算を行って出力する。2入力OR2入力NAND回路52は、4入力NAND回路49と4入力NAND回路51とのORをとる論理演算出力と、右32ビットシフト信号RS6とのNANDをとる論理演算を行う。

すなわち、32ビット検出回路18は、図9に示すように、右32ビットシフ

ト信号RS6が「1」であって、32ビットシフト回路11において、32ビットの右シフトが実行され、かつ、32ビットシフト回路11に入力される出力データ($t_{63}t_{62}$ … $t_{3}t_{2}t_{1}t_{0}$)のうちの最下位ビットデータ t_{0} から32ビット目データ t_{31} までのデータのうち少なくともいつのデータがが「1」であるときに、シフトアウトしたデータのなかに「1」が含まれることを通知するためのスティッキー信号ST6を「0」として出力する。

[0062]

中継出力回路19は、図2に示すように、スティッキー信号ST2とスティッキー信号ST3とについてNORをとる論理演算を行うNOR回路からなり、スティッキー信号ST2とスティッキー信号ST13との少なくともいずれか一方が「1」のときに、出力信号ST123を「0」とする。

集約出力回路21は、図2に示すように、中継出力回路19の出力、スティッキー信号ST4、5、6についてNANDをとる論理演算を行ってスティッキー信号STを出力する4入力NAND回路からなり、中継出力回路19の出力信号ST123、スティッキー信号ST4、5、6のうち、少なくともいずれか1つが「0」のときに、スティッキー信号ST0UTを「1」として出力する。

[0063]

なお、この例では、「「1」のシフトアウトあり」が、前段側(例えば1ビット検出回路13)で検出される場合には、前段側の検出回路が直接に最終段の集約出力回路21に接続されるよりも、集約出力回路21からの信号出力に、若干の遅延が生じるものの、例えば「「1」のシフトアウトなし」の場合は、その確定は、32ビット検出回路18からの出力が確定した後になされるので、32ビット検出回路18の出力確定のタイミングに略合わせるように、例えばスティッキー信号ST2を中継出力回路19を経由させている。

この例では、このようにして、各スティッキー信号が集約出力回路21から出力されるまでの論理段数を4段として、シフトアウト検出処理に係る時間をシフト量にかかわらず揃えるように構成されている。

さらに、例えば、前段側の検出回路(例えば1ビット検出回路13)を構成する論理回路のトランジスタのサイズを、後段側(例えば32ビット検出回路18

)のトランジスタのサイズに比べて小さくして演算処理時間を後段側に合わせる 代わりに、全体のサイズの縮小化を図っている。また、複合ゲートの場合は、ト ランジスタのサイズを比較的大きくして演算処理時間の高速化を図っている。

[0064]

次に、この例のシフト回路 1 及びシフトアウト検出回路 2 の動作について説明 する。

例えば、3ビット右へシフトさせる場合で、仮数(a_{63} a_{62} \cdots a_{3} a_{2} a_{1} a_{0}) の最下位ビットデータ a_{0} 、2ビット目データ a_{1} 、3ビット目データ a_{2} が共に「1」のときの動作について説明する。

まず、図1、図2、及び図10(a)に示すように、シフト回路1に仮数(a $63^{a}62^{a}a_{2}a_{1}a_{0}$)が入力される。

比較減算回路3は、右1ビットシフト信号RS1及び右2ビットシフト信号RS2のみ「1」とし、桁合せシフト回路1及びシフトアウト検出回路2に与える

[0065]

1ビットシフト回路 5において、「1」状態の右1ビットシフト信号R S1を受け取ると、例えば、マルチプレクサ回路 5_0 では、クロックインバータ回路 5_0 a のみ導通状態となって、右シフトデータ($a_{R63}a_{R62}$ $a_{R3}a_{R2}a_{R1}a_{R0}$)のうちの最下位ビットデータ a_{R0} が反転されてクロックインバータ回路 5_0 a から出力され、さらにインバータ回路 5_0 h によって再び反転されて最下位ビットデータ a_{R0} に戻され、2ビットシフト回路 6 のマルチプレクサ回路 6_0 へ送出される。

マルチプレクサ回路 5_1 、 5_2 、…、 5_{63} においても同様に、右シフトデータ(a_{R63} a_{R62} … a_{R3} a_{R2} a_{R1} a_{R0})の対応するビットのデータが選択され、右シフトデータ(a_{R63} a_{R62} … a_{R3} a_{R2} a_{R1} a_{R0})(= (0 a_{63} a_{62} … a_{3} a_{2} a_{1}))が、図10(b)に示すように、1ビット右シフトされた出力データ(p_{63} p_{62} … p_{3} p_{2} p_{1} p_{0})として、2ビットシフト回路 6 へ送出される。

[0066]

2ビットシフト回路6においては、「1」状態の右2ビットシフト信号RS2

を受け取ると、例えば、マルチプレクサ回路 6_0 では、クロックインバータ回路 6_0 aのみ導通状態となって、右シフトデータ(p_{R63} p_{R62} p_{R3} p_{R2} p_{R1} p_{R0})のうちの最下位ビットデータ p_{R0} が反転されてクロックインバータ回路 6_0 a から出力され、さらにインバータ回路 6_0 h によって再び反転されて最下位ビットデータ p_{R0} に戻され、4 ビットシフト回路 7 のマルチプレクサ回路 7 p_{R0} へ送出される。

マルチプレクサ回路 6_1 、 6_2 、…、 6_{63} においても同様に、右シフトデータ($p_{R63}p_{R62}$ … $p_{R3}p_{R2}p_{R1}p_{R0}$)の対応するビットのデータが選択され、右シフトデータ($p_{R63}p_{R62}$ … $p_{R3}p_{R2}p_{R1}p_{R0}$)($=(000a_{63}a_{62}$ … $a_3)$)が、図 10(c)に示すように、3 ビット右シフトされた出力データ($q_{63}q_{62}$ … $q_{3}q_{2}q_{1}q_{0}$)として、4 ビットシフト回路 7 へ送出される。

[0067]

4ビットシフト回路 7においては、例えば、マルチプレクサ回路 7_0 では、クロックインバータ回路 7_0 c のみ導通状態となって、出力データ($q_{63}q_{62}$ $\cdots q_3$ $q_2q_1q_0$)のうちの最下位ビットデータ q_0 が反転されてクロックインバータ回路 7_0 a から出力され、さらにインバータ回路 7_0 h によって再び反転されて最下位ビットデータ q_0 に戻され、 8ビットシフト回路 8 のマルチプレクサ回路 8_0 へ送出される。

マルチプレクサ回路 7_1 、 7_2 、…、 7_{63} においても同様に、出力データ(q_{63} q_{62} … $q_3 q_2 q_1 q_0$)の対応するビットのデータが選択され、出力データ($q_{63} q_{62}$ … $q_3 q_2 q_1 q_0$)が、出力データ($r_{63} r_{62}$ … $r_3 r_2 r_1 r_0$)として、 8 ビットシフト回路 8 へ送出される。

[0068]

8 ビットシフト回路 8、 1 6 ビットシフト回路 9 及び 3 2 ビットシフト回路 1 1 においても、例えばマルチプレクサ回路 8_0 (9_0 、 1 1_0)では、クロックインバータ回路 8_0 c (9_0 c、 1 1_0 c) のみ導通状態となるので、((r_{63} r_{62} … r_3 r_2 r_1 r_0) = (s_{63} s_{62} … s_3 s_2 s_1 s_0) = (t_{63} t_{62} … t_3 t_2 t_1 t_0) が成り立ち、 3 2 ビットシフト回路 1 1 からの出力データ(t_{63} t_{62} … t_3 t_2 t_1 t_0 0)は、この桁合せシフト回路 1 に入力された仮数(t_{63} t_{62} … t_{63} t_{62}

a₀) が3ビット右シフトされたデータとなる。

[0069]

一方、シフトアウト検出回路 4 においては、図 1 及び図 2 に示すように、1 ビット検出回路 1 3 が、右 1 ビットシフト信号R S 1 と、仮数(a_{63} a_{62} … a_{3} a_{2} a_{1} a_{0})のうちの最下位ビットデータ a_{0} が共に「1」であるときに、スティッキー信号 S T 1 を「0」として出力する。この例では、(a_{0} = 1)としたので、「0」状態のスティッキー信号 S T 1 が 4 ビット検出回路 1 5 へ送出される。

また、2ビット検出回路 1 4 においては、右2ビットシフト信号RS2が「1」であり、出力データ($p_{63}p_{62}$ … $p_{3}p_{2}p_{1}p_{0}$)のうちの最下位ビットデータ p_{0} と 2ビット目データ p_{1} との少なくともいずれか一方が「1」であるときに、スティッキー信号ST2を「1」として出力する。

この例では、(($p_{63}p_{62}$ … $p_{3}p_{2}p_{1}p_{0}$) = $(a_{R63}a_{R62}$ … $a_{R3}a_{R2}a_{R1}a_{R0}$) = $(0a_{63}a_{62}$ … $a_{3}a_{2}a_{1}$))であり、($a_{1}=a_{2}=1$)であるので、($p_{1}=p_{0}=1$)となる。したがって、2ビット検出回路14は、「1」状態のスティッキー信号ST2を中継出力回路19へ送出する。

[0070]

4ビット検出回路 1 5においては、右4ビットシフト信号RS3が「1」であり、4ビットシフト回路 7に入力される出力データ($q_{63}q_{62}$ … $q_{3}q_{2}q_{1}q_{0}$)のうちの最下位ビットデータ q_{0} から4ビット目データ q_{3} までのデータのうち少なくともいつのデータが「1」であるか、または、スティッキー信号ST1が「0」のときに、スティッキー信号ST13を「1」として出力する。

この例では、右4ビットシフト信号RS3は「0」であるが、スティッキー信号ST1が「0」であるので、スティッキー信号ST13を「1」として出力する。

中継出力回路19では、スティッキー信号ST2とスティッキー信号ST3との少なくともいずれか一方が「1」のときに、出力信号ST123を「0」とする

この例では、スティッキー信号ST2とスティッキー信号ST13とは、共に「1」であるので、「0」状態の出力信号ST123を出力回路21へ送出する。

[0071]

8ビット検出回路 1 6では、右 8ビットシフト信号R S 4が「1」であり、出力データ($r_{63}r_{62}$ … $r_{3}r_{2}r_{1}r_{0}$)のうちの最下位ビットデータ r_{0} から 8ビット目データ r_{7} までのデータのうち少なくとも 1 つのデータが「1」であるときに、スティッキー信号 S T 4を「0」として出力する。

この例では、右8ビットシフト信号RS4が「1」であるので、「1」状態のスティッキー信号ST4を集約出力回路21へ送出する。

16ビット検出回路17では、右16ビットシフト信号RS5が「1」であり、出力データ($s_{63}s_{62}$ … $s_{3}s_{2}s_{1}s_{0}$)のうちの最下位ビットデータ s_{0} から 16ビット目データ s_{15} までのデータのうち少なくともいつのデータが「1」であるときに、スティッキー信号ST5を「0」として出力する。

この例では、右16ビットシフト信号RS5が「O」であるので、「1」状態のスティッキー信号ST5を出力回路21へ送出する。

[0072]

3 2 ビット検出回路 1 8 では、右 3 2 ビットシフト信号 R S 6 が「1」であり、出力データ(t_{63} t_{62} … t_3 t_2 t_1 t_0)のうちの最下位ビットデータ t_0 から 3 2 ビット目データ t_{31} までのデータのうち少なくともいつのデータがが「1」であるときに、スティッキー信号 S T 6 を「0」として出力する。

この例では、右32ビットシフト信号RS6が「0」であるので、「1」状態のスティッキー信号ST6を集約出力回路21へ送出する。

集約出力回路21は、中継出力回路19からの出力信号ST123、スティッキー信号ST4、ST5、ST6のうち、少なくともいずれか1つが「0」のときに、スティッキー信号STOUTを「1」として出力する。

この例では、中継出力回路19からの出力信号ST123が「0」であるので、 シフト回路1におけるシフト処理過程で、「1」のシフトアウトが検出されたこ とを示す「1」状態のスティッキー信号STOUTを丸め処理回路4へ送出する。

[0073]

なお、上位方向へのシフト(左シフト)も上述した右シフトと同様に実行される。

この左シフト処理は、例えば、減算処理を行った場合に、整数部が「0」となったときの正規化シフトや、桁合せシフトを行う場合でも、一旦上位方向への所定のシフト量左シフトを行ってシフト回路1から出力した後に、出力したデータを再び入力して下位方向への右シフトを行って、任意のシフト量の右シフトを行うようなときに、なされる。

[0074]

次に、この例のシフト回路1及びシフトアウト検出回路2を用いた浮動小数点 加減算回路61について説明する。

浮動小数点加減算回路(浮動小数点演算回路)61は、図11に示すように、 指数E1, E2の大小を判断する比較減算回路62と、桁合せシフト回路63と、 シフトアウト検出回路64と、丸め処理回路65と、仮数加減算回路66と、正 規化シフト回路67と、シフトアウト検出回路68と、丸め処理回路69と、指 数増減回路71とを備えている。

比較減算回路62は、2つの浮動小数点数X1、X2が入力されて、例えば浮動 小数点数X1と浮動小数点数X2との加算結果(和)X3(=X1+X2)を出力す る回路であり、浮動小数点数X1、X2の指数E1,E2が入力され指数E1,E2の 大小を判断する。桁合せシフト回路63は、指数が小さい方の浮動小数点数の仮数を下位方向にシフトして桁を合わせる。

シフトアウト検出回路 6 4 は、シフトアウトするデータのなかに1つでも「1」が含まれる否か調べる。丸め処理回路 6 5 は、シフトしたデータを所定の丸め処理方法でフォーマットの桁数まで縮める。仮数加減算回路 6 6 は、仮数の加減算を行う。

[0075]

正規化シフト回路 6 7 は、加減算結果の正規化を行う。シフトアウト検出回路 6 8 は、正規化の結果、シフトアウトするデータがあり、かつシフトアウトする データのなかに 1 つでも「1」が含まれる否か調べる。

丸め処理回路69は、シフトしたデータを所定の丸め処理方法でフォーマット の桁数まで縮める。指数増減回路71は、正規化シフト量に基づいて指数を補正 する。 ここで、桁合せシフト回路63及びシフトアウト検出回路64、正規化シフト回路67及びシフトアウト検出回路68としては、上述したシフト回路1及びシフトアウト検出回路2が用いられる。

[0076]

次に、この例の浮動小数点数加減算回路61の動作について説明する。

まず、比較減算回路62は、2つの浮動小数点数X1、X2の指数E1, E2が入力されると、指数E1, E2の大小を判断し、差分(E1-E2)または(E2-E1)を算出して、比較信号及び桁合せシフト量信号を出力する。

桁合せシフト回路 6 3 は、浮動小数点数 X1、 X2の仮数 F1, F2と、比較信号 及び桁合せシフト量信号とが入力されると、比較信号及び桁合せシフト量信号に 基づいて、指数 E1, E2を大きい方の値に一致させ、指数の小さい方の仮数を指数部の差分だけ下位方向にシフトする。

[0077]

桁合せシフト回路 6 3 には、仮数 F1, F2のうち、指数の小さい方の仮数が入力され、例えば 6 4 ビットの場合、F1 (F2) = $(a_{63}a_{62}\cdots a_3a_2a_1a_0)$ を構成する各桁のデータ a_{63} 、 a_{62} 、 \cdots 、 a_3 、 a_2 、 a_1 、 a_0 がそれぞれ入力される。

シフトアウト検出回路64は、桁合せシフト回路63においてシフト処理した 結果、シフトアウトするデータのなかに少なくとも1つの「1」が含まれる場合 に、丸め処理判定を促すスティッキー信号STOUTを「1」として出力する。

ここで、シフトアウト検出回路64から出力されるスティッキー信号STOUT は、浮動小数点演算の桁合わせによって生じるデータ補正の是非の判断のために 用いられる。

[0078]

丸め処理回路65は、桁合せシフト回路63において得られた演算結果を、シフトアウト検出回路64から出力されたスティッキー信号STOUTとシフトアウトするデータと基づいて、所定の丸め処理方法でフォーマットの桁数(この例では、64桁)まで縮める。ここで、丸め処理回路65は、スティッキー信号STOUTを受け取って、丸め処理方法の判定処理を開始した後に、桁合せシフト回路

63からシフト処理結果を受け取って、所定の丸め処理を行う。

丸め処理回路65は、累積誤差を低減するために、スティッキー信号STOUT 、とシフトアウトするデータに基づいて、例えば、近傍の値に向かって丸める、 0に向かって丸める、正の無限大に向かって丸める、負の無限大に向かって丸め る等の丸め処理方法の中から適切な丸め処理方法を選択し、実行する。

[0079]

仮数加減算回路 6 6 は、丸め処理回路 6 5 によって丸め処理された桁合せ後の 仮数の加減算を行う。

正規化シフト回路67は、仮数加減算回路66において得られた加減算結果の 最上位「1」の桁から整数部までの桁数を正規化シフト量として計算し、この正 規化シフト量だけシフトする。

シフトアウト検出回路68は、正規化シフト回路67においてシフト処理した結果、シフトアウトするデータのなかに少なくとも1つの「1」が含まれる場合に、丸め処理判定を促すスティッキー信号STOUTを出力する。

ここで、シフトアウト検出回路68から出力されるスティッキー信号STOUT は、浮動小数点演算の桁合わせによって生じるデータ補正の是非の判断のために 用いられる。

[0080]

丸め処理回路69は、正規化シフト回路67において得られた演算結果を、シフトアウト検出回路68から出力されたスティッキー信号STOUTとシフトアウトするデータに基づいて、所定の丸め処理方法でフォーマットの桁数まで縮める

ここで、丸め処理回路69は、スティッキー信号STOUTを受け取って、丸め 処理方法の判定処理を開始した後に、正規化シフト回路67桁合せシフト回路3 からシフト処理結果を受け取って、所定の丸め処理を行う。

指数増減回路71は、正規化シフト回路67において得られた正規化シフト量に基づいて指数を補正し、演算結果X3(=X1+X2)の指数E3を出力する。

[0081]

このように、この例の構成によれば、1ビット検出回路13、2ビット検出回

路14、4ビット検出回路15、8ビット検出回路16、16ビット検出回路17、32ビット検出回路18から出力されたスティッキー信号ST1、ST2、…、ST6は、直接か、または中継出力回路19(スティッキー信号ST1は、4ビット検出回路15も)を経由するのみで、集約出力回路21に集められ、最終出力としてのスティッキー信号ST0UTが出力される。例えば、スティッキー信号ST1(ST2、ST3、…、ST6)が通過する論理段数は、従来技術の13段に対し、シフト量にかかわらず、4段に相当する段数となる。

このため、従来技術の場合のように例えば「1」のスティッキー信号 S1を、全部の2入力セレクタ122、123、…、127を経由して出力して生じる無用な遅延が、低減されるために、高速に、「1」のシフトアウト(丸め)の発生を検出し、桁合せシフト回路63(正規化シフト回路67)からのシフトデータの出力前に、丸め処理回路65(69)へ、「1」のシフトアウトの発生を知らせるスティッキー信号 STOUTを送ることができる。したがって、浮動小数点加減算回路61の動作速度の向上に寄与することができる。

[0082]

また、集約出力回路21は、4入力のNAND回路が用いられるので、例えば6入力のNAND回路に比べ、演算処理に要する時間を若干短縮することができる。

また、前段側の検出回路(例えば1ビットシフト回路13)を構成する論理回路のトランジスタのサイズを、後段側(例えば32ビット検出回路18)のトランジスタのサイズに比べて小さくすることによって、平均的な演算処理時間の短縮化を図りつつ、シフト回路及びシフトアウト検出回路全体のサイズの縮小化を達成することができる。

[0083]

◇第2実施例

図12は、この発明の第2実施例であるシフト回路を構成するマルチプレクサ 回路の構成を示す回路図である。

この例が上述した第1実施例と異なるところは、1ビットシフト回路1及び2 ビットシフト回路2を纏めて、1ビット、2ビットまたは3ビットのシフトを1 つの可変シフト回路で実行するように構成した点である。

これ以外の構成は、上述した第1実施例と略同一であるので、その説明を簡単 に行う。

[0084]

この可変シフト回路は、64 ビット分のマルチプレクサ回路 81_0 、 81_1 、… 81_{63} からなり、例えば、最下位ビットに対応するマルチプレクサ回路 81_0 は、図12に示すように、クロックインバータ回路 81_0 a、 81_0 b、 81_0 c、 81_0 d、 81_0 e、 81_0 f、 81_0 gと、2入力NAND回路 81_0 h、 81_0 i、 81_0 m、 81_0 pと、インバータ回路 81_0 i、 81_0 k、 81_0 l、 81_0 n、 81_0 O、 81_0 q、 81_0 r、 81_0 s、 81_0 u、 81_0 vと、NOR回路 81_0 t とを有している。

クロックインバータ回路 81_0 a、 81_0 b、 81_0 c、 81_0 d、 81_0 e、 81_0 f、 81_0 gは、 2つの制御端子 ϕ 1、 ϕ 2に入力される制御信号の状態に応じて、導通状態となって入力信号を反転出力したり、遮断状態となって入力信号の通過を阻止する。

2入力NAND回路 81_0h は、右1 ビットシフト信号RS1及び右2 ビットシフト信号RS2を受け取って、両者のNANDをとり結果を出力する。

インバータ回路 8 1_0 i は、 2 入力 N A N D 回路 8 1_0 h の出力を反転出力する

2入力NAND回路 81_0 jは、左1ビットシフト信号LS1及び左2ビットシフト信号LS2を受け取って、両者のNANDをとり結果を出力する。

インバータ回路 8 1_0 k は、 2 入力 N A N D 回路 8 1_0 j の出力を反転出力する

インバータ回路 8 1_0 1 は、右 1 ビットシフト信号 R S 1 を反転出力する。

2入力NAND回路8 1_0 mは、インバータ回路8 1_0 1の出力及び右2ビットシフト信号RS2を受け取って、両者のNANDをとり結果を出力する。

インバータ回路 8 1_0 n は、2入力NAND回路 8 1_0 mの出力を反転出力する

インバータ回路 8 1_0 O は、左 1 ビットシフト信号 L S 1 を受け取って反転出力

する。

[0085]

2入力NAND回路8 1_0 Pは、インバータ回路8 1_0 Oの出力及び左2ビットシフト信号LS2を受け取って、両者のNANDをとり結果を出力する。

インバータ回路 8 1_0 q は、 2 入力 N A N D 回路 8 1_0 p の出力を反転出力する

インバータ回路 8 1_0 r は、右 1 ビットシフト信号 R S 1 を受け取って反転させてクロックインバータ回路 8 1_0 e の制御端子 ϕ 2に与える。

インバータ回路 8 1_0 s は、左 1 ビットシフト信号 L S 1 を受け取って反転させてクロックインバータ回路 8 1_0 f の制御端子 ϕ 2に与える。

NOR回路 81_0 t は、右1ビットシフト信号R S1と左1ビットシフト信号R L1と右2ビットシフト信号R S2と左2ビットシフト信号L S2とを受け取り、 4者が全て「0」状態のときのみ「1」状態の非選択信号を出力する。

インバータ回路 8 1_0 u は、NOR回路 8 1_0 t の出力信号を受け取って反転させて、クロックインバータ回路 8 1_0 g の制御端子 ϕ 2に与える。

インバータ回路 81_0 v は、クロックインバータ回路 81_0 a 、 81_0 b 、 81_0 c 、 81_0 d 、 81_0 e 、 81_0 f 、 81_0 g のいずれか 1 つからの出力信号を反転させて出力する。

[0086]

ここで、クロックインバータ回路 8 1_0 a の制御端子 ϕ 1、 ϕ 2には、それぞれ、インバータ回路 8 1_0 i 、 2 入力 N A N D 回路 8 1_0 h からの出力信号が入力される。

また、クロックインバータ回路 $8\ 1_0$ b の制御端子 $\phi\ 1$ 、 $\phi\ 2$ には、それぞれ、インバータ回路 $8\ 1_0$ k、2 入力 N A N D 回路 $8\ 1_0$ j からの出力信号が入力される。また、クロックインバータ回路 $8\ 1_0$ c の制御端子 $\phi\ 1$ 、 $\phi\ 2$ には、それぞれ、インバータ回路 $8\ 1_0$ n、2 入力 N A N D 回路 $8\ 1_0$ m からの出力信号が入力される。また、クロックインバータ回路 $8\ 1_0$ d の制御端子 $\phi\ 1$ 、 $\phi\ 2$ には、それぞれ、インバータ回路 $8\ 1_0$ q、2 入力 N A N D 回路 $8\ 1_0$ p からの出力信号が入力される。

また、クロックインバータ回路 81_0 e の制御端子 ϕ 1、 ϕ 2には、それぞれ、右 1 ビットシフト信号RS1、インバータ回路 81_0 r からの出力信号が入力される。また、クロックインバータ回路 81_0 f の制御端子 ϕ 1、 ϕ 2には、それぞれ、左 1 ビットシフト信号LS1、インバータ回路 81_0 s からの出力信号が入力される。また、クロックインバータ回路 81_0 g の制御端子 ϕ 1、 ϕ 2には、それぞれ、NOR回路 81_0 t、インバータ回路 81_0 u からの出力信号が入力される。

[0087]

次に、このマルチプレクサ回路810の動作について説明する。

まず、右1ビットシフト信号RS1と右2ビットシフト信号RS2のみを同時に受け取った場合は、2入力NAND回路 8 1 $_0$ h の出力が「0」となり、クロックインバータ回路 8 1 $_0$ a の制御端子 ϕ 1、 ϕ 2には、それぞれ、「1」、「0」が入力されて、クロックインバータ回路 8 1 $_0$ a のみが導通状態となり、仮数の最下位ビットデータ a $_0$ が右3ビットシフトされたデータ a $_3$ R $_0$ が、クロックインバータ回路 8 1 $_0$ a を通過して、インバータ回路 8 1 $_0$ v から出力される。

また、左1ビットシフト信号LS1と左2ビットシフト信号LS2のみを同時に受け取った場合は、2入力NAND回路 8 1_0 j の出力が「0」となり、クロックインバータ回路 8 1_0 b の制御端子 ϕ 1、 ϕ 2には、それぞれ、「1」、「0」が入力されて、クロックインバータ回路 8 1_0 b のみが導通状態となり、仮数の最下位ビットデータ a_0 が左3 ビットシフトされたデータ a_{3L0} が、クロックインバータ回路 8 1_0 b を通過して、インバータ回路 8 1_0 v から出力される。

[0088]

 ϕ 1、 ϕ 2には、それぞれ、「1」、「0」が入力されて、クロックインバータ回路 8 1_0 d のみが導通状態となり、仮数の最下位ビットデータ a_0 が左 2 ビットシフトされたデータ a_{2L0} が、クロックインバータ回路 8 1_0 d を通過して、インバータ回路 8 1_0 v から出力される。

また、右 1 ビットシフト信号 R S 1 のみを受け取った場合は、クロックインバータ回路 8 1 $_0$ e の制御端子 ϕ 1、 ϕ 2 には、それぞれ、「1 」、「0 」が入力されて、クロックインバータ回路 8 1 $_0$ e のみが導通状態となり、仮数の最下位ビットデータ a $_0$ が右 1 ビットシフトされたデータ a $_R$ 0 が、クロックインバータ回路 8 1 0 e を通過して、インバータ回路 8 1 0 e から出力される。

[0089]

また、右1ビットシフト信号RS1、右2ビットシフト信号RS2、左1ビットシフト信号LS1、左2ビットシフト信号LS2のうち、いずれの信号も受け取らなかった場合は、NOR回路8 1_0 tからは「1」状態の非選択信号が出力され、クロックインバータ回路8 1_0 gの制御端子 ϕ 1、 ϕ 2には、それぞれ、「1」

- 、「0」が入力されて、クロックインバータ回路 8 1_0 g のみが導通状態となり、仮数の最下位ビットデータ a_0 がこのまま、クロックインバータ回路 8 1_0 g を通過して、インバータ回路 8 1_0 v から出力される
- 2 ビット目以上も同様にして、所定のシフト量シフトされ、仮数 ($a_{63}a_{62}$ … $a_{3}a_{2}a_{1}a_{0}$) のシフト処理が行われる。

[0090]

この例の構成によれば、可変シフト回路、4ビット検出回路15、8ビット検出回路16、16ビット検出回路17、32ビット検出回路18から出力されたスティッキー信号は、直接か、または中継出力回路19を経由するのみで、集約出力回路21に集められ、最終出力としてのスティッキー信号STOUTが出力さ

れる。したがって、スティッキー信号STOUTを、丸め処理回路65(69)へ 高速に送ることができ、浮動小数点加減算回路61の動作速度の向上に寄与する ことができる。

また、例えば、マルチプレクサ回路 8 1_0 における論理段数を、マルチプレクサ回路 5_0 、 6_0 を用いた場合に比べ、4 段から 2 段へ低減させることができるので、シフト処理を高速化することができる。

[0091]

◇第3実施例

図13は、この発明の第3実施例であるシフト回路及びシフトアウト検出回路 の電気的構成を示すブロック図、また、図14は、同シフトアウト検出回路を構成する4ビット検出回路及び2ビット検出回路の電気的構成を示す回路図である

この例が上述した第1実施例と異なるところは、各ビットシフト回路のシフト 量が入力側から降順に並べられるように、32ビットシフト回路から順に配置し た点である。

[0092]

シフト回路32は、図13に示すように、比較減算回路3から、例えば「1」の右32ビットシフト信号RS6を受け取った場合に、仮数(a₆₃a₆₂…a₃a₂a₁a₀)を32ビット右シフトさせる32ビットシフト回路83と、「1」の右16ビットシフト信号RS5を受け取った場合に、32ビットシフト回路83の出力データを16ビット右シフトさせる16ビットシフト回路84と、「1」の右8ビットシフト信号RS4を受け取った場合に、16ビットシフト回路84の出力データを8ビット右シフトさせる8ビットシフト回路85と、「1」の右4ビットシフト信号RS3を受け取った場合に、8ビットシフト回路85の出力データを4ビット右シフトさせる4ビットシフト回路86と、「1」の右2ビットシフト信号RS2を受け取った場合に、4ビットシフト回路86の出力データを2ビットカシフトさせる2ビットシフト回路87の出力データを2ビットカシフトさせる2ビットシフト回路87の出力データを1ビット右シフトさせる1ビットシフト回路87の出力データを1ビットカシフトさせる1ビットシフト回路880に、

[0093]

シフトアウト検出回路89は、図13に示すように、32ビットシフト回路83におけるシフト処理の結果、「1」がシフトアウトしたことを検出する32ビット検出回路90と、16ビットシフト回路84におけるシフト処理の結果、「1」がシフトアウトしたことを検出する16ビット検出回路91と、8ビットシフト回路85におけるシフト処理の結果、「1」がシフトアウトしたことを検出する8ビット検出回路92と、4ビットシフト回路86におけるシフト処理の結果、「1」がシフトアウトしたことを検出する4ビット検出回路93と、2ビットシフト回路87におけるシフト処理の結果、「1」がシフトアウトしたことを検出する2ビット検出回路94と、1ビットシフト回路88におけるシフト処理の結果、「1」がシフトアウトしたことを検出する1ビット検出回路95と、1ビットシフト回路88、2ビットシフト回路87、4ビットシフト回路86、8ビットシフト回路85、16ビットシフト回路84、32ビットシフト回路83のいずれか1つで「1」がシフトアウトしたことを検出し、スティッキー信号STOUTを出力する集約出力回路96とを有している。

[0094]

なお、この例では、図13及び図14に示すように、4ビット検出回路93から出力されるスティッキー信号ST3は、一旦2ビット検出回路94に入力され、2ビット検出回路94は、スティッキー信号ST3が「1」か、または、2ビットシフト回路87で「1」がシフトアウトしたことを検出したときに、スティッキー信号ST23を「0」として出力する。

ここで、4ビット検出回路93は、図14に示すように、最下位ビットデータから4ビットデータまでのデータについてNORをとる論理演算を行って出力する4入力NOR回路93aと、右4ビットシフト信号RS3を反転して出力するインバータ回路93bと、インバータ回路93bの出力と4入力NOR回路93cの出力とのNORをとって、スティッキー信号ST3を出力するNOR回路93cとを有している。

また、2ビット検出回路94は、図14に示すように、最下位ビットデータと 2ビット目データとのOR出力と、右2ビットシフト信号RS2とについてNA NDをとる論理演算を行って出力する2入力OR2入力NAND回路94aと、 2入力OR2入力NAND回路94aの出力を反転するインバータ回路94bと、インバータ回路94bの出力とスティッキー信号ST3とについてNORをとる論理演算を行って、スティッキー信号ST23を出力する2入力NOR回路94cとを有している。

[0095]

この例のシフト回路82及びシフトアウト検出回路89の動作については、各 ビットシフト回路を組み合わせて動作させた場合に、1つのビットシフト回路で シフトさせるシフト量の順序が異なる以外は、第1実施例の動作と略同一である ので、その説明を省略する。

[0096]

この例の構成によれば、32ビット検出回路90、16ビット検出回路91、8ビットシフ検出回路92、2ビット検出回路94、1ビット検出回路95から出力されたスティッキー信号は直接に、また、4ビット検出回路93から出力されたスティッキー信号のみ2ビット検出回路94を経由して、集約出力回路96に集められ、最終出力としてのスティッキー信号STOUTが出力される。したがって、スティッキー信号STOUTを、丸め処理回路65(69)へ高速に送ることができ、浮動小数点加減算回路61の動作速度の向上に寄与することができる

また、各ビットシフト回路は、入力側から32ビットシフト回路83、16ビットシフト回路84、8ビットシフト回路85、4ビットシフト回路86、2ビットシフト回路87、1ビットシフト回路88の順に、すなわち、シフト量の多い順に配列されているので、例えば右32ビットシフト信号RS6が「1」である場合に、32ビットシフト回路83に対応する32ビット検出回路90において、演算処理結果を第1実施例の場合よりも早いタイミングで出力することができる。

[0097]

以上、この発明の実施例を図面を参照して詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変

更等があってもこの発明に含まれる。

[0098]

また、上述した実施例では、32ビット検出回路18において、8個の4入力NOR回路41、42、…、48を用いたが、これらに代えて、4個の8入力NOR回路98a、98b、98c、98dを用いて32ビット検出回路98を構成するようにしても良い。

この32ビット検出回路98は、8入力NOR回路98a、98b、98c、98dと、8入力NOR回路98a、98b、98c、98dについてANDをとる論理演算を行った結果と、右32ビットシフト信号RS6を反転出力するインバータ回路98eの出力とについてNORをとって演算結果を出力する4入力NAND2入力NOR回路98fとを有している。

これによって、論理段数を低減することができる。

[0099]

また、第1実施例では、シフトアウト検出回路2において、例えばスティッキー信号ST1、ST2、ST3を、中継出力回路19を経由させて、集約出力回路21に入力させる場合について述べたが、6入力の集約出力回路99aを用いて

、スティッキー信号ST1、ST2、ST3も直接、集約出力回路99aに入力させて、シフトアウト検出回路99を構成するようにしても良い。

これによって、「「1」のシフトアウトあり」が、前段側(例えば1ビット検 出回路)で検出される場合には、最終段の集約出力回路99aからの信号出力を 一段と早いタイミングで行うことができ、高速化することができる。

[0100]

また、シフト回路1及びシフトアウト検出回路2を、桁合せシフト用と正規化シフト用とで、別々に設ける場合について述べたが、共用しても良い。また、丸目処理回路も桁合せシフト用と正規化シフト用とで共用としても良い。

これによって、浮動小数点加減算回路を簡略化することができる。

また、浮動小数点表示の加減算で桁合わせ時や正規化処理時の丸め処理に適用 する場合について述べたが、例えば2の冪乗で除算した場合の丸め処理に適用す るようにしても良い。

また、シフト対象の例えば仮数が64ビットの場合について説明したが、これ に限らない。

[0101]

【発明の効果】

以上説明したように、この発明によれば、各部分丸め検出信号のうち、最終段の部分丸め検出回路を除く少なくとも1つの部分丸め検出回路から出力された部分丸め検出信号が、他の部分丸め検出回路を経由しないように構成されているので、丸め検出信号出力回路から出力される丸め検出信号は、高速に、丸め処理を行う丸め処理回路に伝達される。したがって、浮動小数点演算回路の動作速度の向上に寄与することができる。

また、部分シフト量が比較的大きい部分シフト回路に対応する部分丸め検出回路を構成する能動素子のサイズを、部分シフト量が比較的小さい部分シフト回路に対応する部分丸め検出回路を構成する能動素子のサイズに対して大きく設定することによって、平均的な演算処理時間の短縮化を図りつつ、丸め検出回路全体のサイズの縮小化を達成することができる。

【図面の簡単な説明】

【図1】

この発明の第1実施例であるシフト回路及びシフトアウト検出回路の電気的構成を示すブロック図である。

【図2】

同シフト回路及びシフトアウト検出回路の電気的構成を示すブロック図である

【図3】

同シフト回路を構成するマルチプレクサ回路の構成を示す回路図である。

【図4】

同シフトアウト検出回路を構成する1ビット検出回路の構成を示す回路図である。

【図5】

同シフトアウト検出回路を構成する2ビット検出回路の構成を示す回路図である。

【図6】

同シフトアウト検出回路を構成する 4 ビット検出回路の構成を示す回路図である。

【図7】

同シフトアウト検出回路を構成する8ビット検出回路の構成を示す回路図である。

【図8】

同シフトアウト検出回路を構成する16ビット検出回路の構成を示す回路図である。

【図9】

同シフトアウト検出回路を構成する32ビット検出回路の構成を示す回路図である。

【図10】

同シフト回路及びシフトアウト検出回路の動作を説明するための説明図である

【図11】

同シフト回路及びシフトアウト検出回路が組み込まれた浮動小数点加減算回路 の電気的構成を示すブロック図である。

【図12】

この発明の第2実施例であるシフト回路を構成するマルチプレクサ回路の構成を示す回路図である。

【図13】

この発明の第3実施例であるシフト回路及びシフトアウト検出回路の電気的構成を示すブロック図である。

【図14】

同シフトアウト検出回路を構成する4ビット検出回路及び2ビット検出回路の 電気的構成を示す回路図である。

【図15】

この発明の第1実施例の変形例であるシフト回路を構成するマルチプレクサ回路の構成を示す回路図である。

【図16】

この発明の第1実施例の別の変形例であるシフトアウト検出回路を構成する3 2ビット検出回路の構成を示す回路図である。

【図17】

この発明の第1実施例のさらに別の変形例であるシフトアウト検出回路の構成を示すブロック図である。

【図18】

従来技術を説明するための説明図である。

【図19】

従来技術を説明するための説明図である。

【図20】

従来技術を説明するための説明図である。

【図21】

従来技術を説明するための説明図である。


特2000-385583

【符号の説明】


- 1 シフト回路
- 2、64、68 シフトアウト検出回路(丸め検出回路)
- 5 1ビットシフト回路(部分シフト回路)
- 6 2ビットシフト回路(部分シフト回路)
- 7 4ビットシフト回路(部分シフト回路)
- 8 ビットシフト回路(部分シフト回路)
- 9 16ビットシフト回路(部分シフト回路)
- 11 32ビットシフト回路(部分シフト回路)
- 13 1ビット検出回路(部分丸め検出回路)
- 14 2ビット検出回路(部分丸め検出回路)
- 15 4ビット検出回路(部分丸め検出回路)
- 16 16ビット検出回路(部分丸め検出回路)
- 17 32ビット検出回路(部分丸め検出回路)
- 21 集約出力回路(丸め検出号出力回路)
- 61 浮動小数点加減算回路(浮動小数点演算回路)
- 63 桁合せシフト回路(シフト回路)
- 67 正規化シフト回路(シフト回路)
- ST1~ST6 スティッキー信号(部分丸め検出信号)
- STOUT スティッキー信号(丸め検出信号)

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】






 \mathbf{a}_{0}


【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】








【図21】





【書類名】 要約書

【要約】

【課題】 髙速に、「1」のシフトアウト(丸め)の発生を検出する。

【解決手段】 シフト回路 1 は、 2 つの浮動小数点数の指数の大小を判断する比較減算回路 3 から出力された指数が小さい方の浮動小数点数の仮数の桁合せに必要なシフト量に基づいて、入力されたシフト対象の仮数($a_{63}a_{62}$ $a_{3}a_{2}a_{1}$ a_{0})を下位へ向けてシフト(右シフト)させて、シフト結果($b_{63}b_{62}$ $b_{3}b_{2}b_{1}b_{0}$)を出力する。シフトアウト検出回路 2 は、シフト回路 1 のシフト処理と並行して、該シフト処理の結果、シフトアウトするデータのなかに 1 つでも「1」が含まれる否か調べ、1 つでも「1」が含まれている場合には、スティッキー信号 S T OUTを「1」として出力する。ここで、スティッキー信号 S T OUTを「1」として出力する。ここで、スティッキー信号 S T OUTを「1」として出力する。

【選択図】 図1

出願人履歴情報

識別番号

[000232036]

1. 変更年月日 1990年 8月13日

[変更理由] 新規登録

住 所 神奈川県川崎市中原区小杉町1丁目403番53

氏 名 日本電気アイシーマイコンシステム株式会社

2. 変更年月日 2001年 5月21日

[変更理由] 名称変更

住 所 神奈川県川崎市中原区小杉町1丁目403番53

氏 名 エヌイーシーマイクロシステム株式会社